PATENT ABSTRACTS OF JAPAN

(11)Publication number:

58-190064

(43)Date of publication of application: 05.11.1983

(51)Int.CI.

H01L 29/78 H01L 21/88 H01L 23/30 H01L 27/10

(21) Application number: **57-071232**

(71)Applicant:

HITACHI LTD

(22) Date of filing:

30.04.1982

(72)Inventor:

SAWASE TERUMI


NAKAMURA HIDEO

(54) SEMICONDUCTOR INTEGRATED CIRCUIT

(57) Abstract:

PURPOSE: To prevent the light incidence into the region of diffused layers and thus contrive to improve the leakage characteristic of P-N junction, by forming Al over the diffused layers of a MOSFET.

CONSTITUTION: In the MOSFET consisting of a source diffused layer 8, a gate 9, and a source diffused layer 10, a light shielding Al 15 formed simultaneously with a wiring Al 11 is connected to fixed potentials such as a power source and arranged over the source diffused layer 10 contributed to store and retain charges. Since the light incident through a transparent package 14 reflects on the surface of the Al layer 15 after passing through a transparent protection film 19, the light incidence into the P-N junction constituted of the layer 10 and a substrate 16 is prevented, and accordingly the increase of leakage current at the junction of 10-16 is prevented. Further, the capacity of the diffused layer 10 is increased in total capacity to store and retain because of the additiin of the capacity for the Al 15.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(B) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

B758—190064

60 Int. Cl.8 HOLL 29/78

識別紀号

庁内整理番号 7514-5F

砂公開 昭和58年(1983)11月5日

21/88 23/30 27/10 6810-5F 7738-5F 6655-5F

発明の数 1 審査請求 未請求

(全 3 頁)

②半導体集積回路

3)特

顧 昭57-71232

邻出

顯 昭57(1982)4月30日

@発 瑚 者 沢瀬照葵

国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所內

②発明者 中村英夫

> 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究

所内

⑪出 願 人 株式会社日立製作所

東京都干代田区丸の内1丁目5

番1号

ゆ代 理 人 弁理士 藤田利幸

発明の名称 半線体集構画路

物計調水の報題

- 1. 本子(MOSPETなど)上にAL(アルミ ニワム)周を形成し、光の入射を防止したこと を特徴とする学術体系顔回路。
- 2. P~N接合上以電位を固定したAと層を形成 し、先の入割を防止したととを暢欲とする事し 項の単導体契積回路。
- 3. PーN擬合上にソースまたはドレインとなる 越散層に嵌続したA 4層を形成し、光の入射を 防止したことを特徴とする第1項の半導体機関 回答。

発明の詳細な説明

本発明はEPROMオンチップLSIに係り、 特KPーN接合への先の入粉Kよるリーク特性を 改善するの代好過な181の形成法に関する。

MOSF ETUダートのオフ状態のインピーダ ンスが高いてとから、無1四化ポナよりな、粒組 上の容益をメモリ忍子とする國路が従来からよく

使用されている。しかし、紫外級等で消去できる メモリ(以下EPROM)を内閣するLSIナツ プにおいては、 68 『表面が外光にさらされるた めに、MOSPBTの拡散層と袋板との頭の接合 節で多量のリーク電流を発生する。このため、メ だり第子として十分な記憶保持特性を待ることが できない欠点があつた。

通常のLSIのバッケーツは光を完全に強へい する構造になつてかり、充の入射による特性の悪 化似なかつた。EPROMボンテップL8Iにか いては、EPROMのデータ消去は紫外波でおる なうため、パンケージ上部は透明物質でおおわれ ており、特殊悪化を防止するためにはチンプを部 分的に光から終へいする必要がある。

本発明の目的はNOSFETの拡散層領域への 光の入射を防止し、P-N級合のリーク特性を改 質するととにある。

とのため、半発用では、情報能は用に用いる MOSFETの拡散層の上部に金属電磁を設けた。 通常のLSIのパツケージは光を完全に遊へい

する構造になっており、光入射による特性の悪化 は問題とはならをかつた。EPRONオンテップ L9」においては光によるデータ前去の必要性上 パンケージ上端が透明物質でわわわれており、特 体態化を防止するためにL9Iデッブを部分的に 光から違へいするようにした。

以下、本務明の実施例をEPROM(Missable Programable ROM)オンチング半導体無機回 随において気施した場合について述べる。

RPROMオンテップ半導体級積回路は、

EPROMに配嫁されているデータを光によつて 祖去するため、透明パックージに興義されている。

飛1回化本奥姆例で述べるMOSFETで構成したラインメモリ(配線容数などにデータを配像保護するメモリ1の圏路図を示す。MOSFET1の入力電極8から入力されたデータだ1がオンレている期間に1のソース拡散層4、インバータ2の入力ゲート5、および4~5関の配線容量の総額を圧張され、1がオフするとデータは6に記憶機容される。したし4と共振から成るP−N接

ß;

入射を妨ぎ、10-15の振合でのリーク電源の 増加を助止することができる。

本実施例によれば、リーク特性の悪化を助ぐと ともに、拡散地 1 0 の容量は 1 5 に対する容量も 付加され、配量保健するための総容量が増えるこ とになり、さらに記憶特性を改善する効果がある。

* A 21 2

語る図性実施例1化かいて、越散羅10の上部 化形成する人と15を10日身に結合して10と 問題位にした場合の極供造を示す。先に対する効果は実施例1と同様であるが、拡散層10の容量 た15を形成しても増加しない。従つて記憶保持 するための罪量は増加せず、高級動作を必要とす る場合に効果がある。

以上の二尖雄例だNデヤンネルMO8について 示したが、PテヤンネルMO8およびそれらを組 合わせた画路についても関切の効果がある。

上配実施例はラインドモリを構成する総合について示したが、値に数小値配を扱かりアナロク圏 路等の数合面からのリーク電流の新止方法として 合うに透明パッケージを介して光が入射すると光 エネルサーによりてのリーク観視(P-N俗合の 遊方肉殻和電流)が増加し、6代替えられた電視 は徐々に失なわれるととになる。

赛斯男1

(4)

も有効である。

本場別によれば、P-N級合への光の入射を遮断できるので、光によるP-N接合の逆方向線和 電磁の線加を防止する効果がある。

光の運転荷となるアルミ籍15は後来の MO8FET形成における配銀用のアルミ属11 の形成と阿時に行なりことができ、ブロセスの増 加を必要としない。またアルミ属;5は鉱散編 1.8に置なる形に形成するために、L8I形成上、 随機の増加等の問題は坐じない。

図面の簡単な説明

第1図は配線容量を配储素子として用いるメモリ(タイン・メモリ)の回路図である。

第2例はALを固定電配にした場合の第1回の 回路のMOSFET総構造である。

撰3関はALを拡後層に結合した場合の第1圏 の国路のMOSFET級関連である。

1 …入力M O S F B T 、 2 … インバータ、 3 … 入 力電感、 4 …ソース電電、 5 … 入力ダート、 6 … 配級容量、 7 … P ー N 接合、 8 … ドレイン拡散層、

粉開報58-190064(名)

9…ゲート電棍、10…ソース拡散層、11…入

カAL電磁、12…インパータの入力ゲート、

18…入力M08FETとインパータ間の配線、


14…透明パッケージ、15…光遊へい用まし、


1 名…壽敬、17…飲化膜、18…透明絕隸謨、


19…透明像段課、20…ゲート酸化膜。

化电人 免型士 海田和季宝和









(7)